Leonardo_Bizzoni
  • Scrittura nella cache
    Architettura_degli_Elaboratori
  • Sostituzione di blocchi in caso di miss
    Architettura_degli_Elaboratori
  • Memoria cache
    Architettura_degli_Elaboratori
  • Gerarchia delle memorie
    Architettura_degli_Elaboratori
  • Pipeline Hazard
    Architettura_degli_Elaboratori
  • Pipeline single-cycle
    Architettura_degli_Elaboratori
  • Prestazioni di IO
    Architettura_degli_Elaboratori
  • Banda passante
    Architettura_degli_Elaboratori
  • Latenza
    Architettura_degli_Elaboratori
  • Tecniche di gestione IO
    Architettura_degli_Elaboratori
  • Direct Memory Access - DMA
    Architettura_degli_Elaboratori
  • Registri di interfaccia della periferica
    Architettura_degli_Elaboratori
  • Bus di sistema
    Architettura_degli_Elaboratori
  • Esecuzione delle istruzioni
    Architettura_degli_Elaboratori
  • Realizzazione di un Datapath
    Architettura_degli_Elaboratori
  • Read-Only Memory ROM
    Architettura_degli_Elaboratori
  • Utilizzo della memoria
    Architettura_degli_Elaboratori
  • Loader
    Architettura_degli_Elaboratori
  • Linker
    Architettura_degli_Elaboratori
  • Object File Format
    Architettura_degli_Elaboratori
  • Assembler
    Architettura_degli_Elaboratori
  • Introduzione Assembly
    Architettura_degli_Elaboratori
  • Buffer
    Architettura_degli_Elaboratori
  • Elementi di memorizzazione complessi
    Architettura_degli_Elaboratori
  • RAM
    Architettura_degli_Elaboratori
  • Static Random Access Memory SRAM
    Architettura_degli_Elaboratori
  • Dynamic Random Access Memory DRAM
    Architettura_degli_Elaboratori
  • Synchronous SRAM e DRAM
    Architettura_degli_Elaboratori
  • Macchine a stati finite FSM - Automi a stati finiti
    Architettura_degli_Elaboratori
  • Register file
    Architettura_degli_Elaboratori
  • D flip-flop
    Architettura_degli_Elaboratori
  • D-latch
    Architettura_degli_Elaboratori
  • SR-latch
    Architettura_degli_Elaboratori
  • Elementi di memorizzazione
    Architettura_degli_Elaboratori
  • Circuiti sequenziali
    Architettura_degli_Elaboratori
  • Clock
    Architettura_degli_Elaboratori
  • [ARCH] Circuiti logici
    Architettura_degli_Elaboratori
  • Arithmetic Logic Unit ALU
    Architettura_degli_Elaboratori
  • Porte logiche - Logic Gate
    Architettura_degli_Elaboratori
  • Array di elementi logici - BUS
    Architettura_degli_Elaboratori
  • Logica a 2 livelli PLA
    Architettura_degli_Elaboratori
  • Multiplexer - Selettore
    Architettura_degli_Elaboratori
  • Decoder
    Architettura_degli_Elaboratori
  • Entità e Rappresentazioni
    Architettura_degli_Elaboratori
  • UNICODE
    Architettura_degli_Elaboratori
  • Rappresentazione di caratteri
    Architettura_degli_Elaboratori
  • Rappresentazione binaria floating point
    Architettura_degli_Elaboratori
  • Rappresentazione binaria fixed point
    Architettura_degli_Elaboratori
  • Rappresentazione binaria di valori negativi
    Architettura_degli_Elaboratori
  • Modulo e Segno
    Architettura_degli_Elaboratori
  • Complemento a 1 (CA1)
    Architettura_degli_Elaboratori
  • Complemento a 2 (CA2)
    Architettura_degli_Elaboratori
  • Eccesso $2^{n-1}$
    Architettura_degli_Elaboratori
  • Rappresentazione binaria
    Architettura_degli_Elaboratori